Генерация Verilog-кода из моделей в среде Engee
Habr ·
Как превратить работающую модель регулятора или фильтра в аппаратную реализацию? В этой статье рассказано, как выполнить генерацию Verilog-кода, выбрать формат с фиксированной точкой, как провести анализ полученного RTL, его верификацию и оценку ресурсов и временных ограничений. Читать далее